Ir arriba
Información del artículo en conferencia

Microprocesador RISC sintetizable en FPGA para fines docentes

J.D. Muñoz Frías, S. Alexandres, C. Rodríguez-Morcillo

En esta comunicación se presenta una arquitectura RISC de 16 bits lo suficientemente simple como para poder ser abordada en un curso introductorio de diseño de sistemas digitales, pero lo suficientemente compleja como para poder desarrollar aplicaciones reales con ella. Además es posible implantar esta arquitectura usando una FPGA de bajo coste, como por ejemplo una Flex 10k30 de Altera, lo que facilita su uso en el laboratorio por el alumno.


Palabras clave: No disponible

VIII Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica (TAEE'08). Departamento de Ingeniería, Electrónica y Comunicaciones (Universidad de Zaragoza), Zaragoza (España). 02 julio 2008

Fecha de publicación: julio 2008.



Cita:
J.D. Muñoz Frías, S. Alexandres, C. Rodríguez-Morcillo, Microprocesador RISC sintetizable en FPGA para fines docentes, VIII Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica (TAEE'08). Departamento de Ingeniería, Electrónica y Comunicaciones (Universidad de Zaragoza). Zaragoza, España, 02-04 Julio 2008


    Líneas de investigación:
  • *Automatización y Comunicaciones Industriales
  • Docencia

IIT-08-077A

Aviso legal  |  Política de cookies |  Política de Privacidad

© Universidad Pontificia Comillas, Escuela Técnica Superior de Ingeniería - ICAI, Instituto de Investigación Tecnológica

Calle de Santa Cruz de Marcenado, 26 - 28015 Madrid, España - Tel: (+34) 91 5422 800