El proyecto se trata de programar un módulo CPLD que monitorice un bus SPI correspondiente a las comunicaciones entre el elemento receptor y el microprocesador de un dispositivo de monitorización de cirugía intraoperatoria. El tráfico correspondiente del bus debe de ser interpretado por el módulo CPLD y la información relevante ha de ser almacenada en una memoria no volátil. La interfaz con la memoria será un puerto paralelo de direcciones y datos (compartido para ambos). Así mismo, el sistema ha de ser capaz de llevar a cabo la operación inversa, es decir, que la información almacenada en la memoria se vuelque mediante algún tipo de protocolo hacia el microprocesador.